為PCB設(shè)計(jì)降低EMI的最佳方法之一就是靈活地使用運(yùn)算放大器。遺憾的是，在許多應(yīng)用中，運(yùn)算放大器用于降低EMI的這個(gè)作用通常被忽略了...

 

汽車、工業(yè)、醫(yī)療和許多其它應(yīng)用經(jīng)常會(huì)用到一些敏感的類比電路，這些電路在其工作環(huán)境中必須執(zhí)行其功能，同時(shí)保持不受雜訊干擾的影響。這些干擾中有許多是來自同一印刷電路板(PCB)上的其他「雜訊」電路，同時(shí)，藕合雜訊至PCB及其電路的線纜也會(huì)引發(fā)其它干擾。

 

為PCB設(shè)計(jì)降低電磁干擾(EMI)的最佳方法之一就是靈活地使用運(yùn)算放大器(OP Amp)。遺憾的是，在許多應(yīng)用中，運(yùn)算放大器用于降低EMI的這個(gè)作用通常被忽略了。這可能是源于「運(yùn)算放大器易受EMI的影響，而且必須采取更多措施來增強(qiáng)對(duì)雜訊的抗干擾能力」這樣的成見。盡管許多以前生產(chǎn)的元件確實(shí)是這樣，但設(shè)計(jì)師可能沒意識(shí)到，最近的運(yùn)算放大器通常具有比前幾世代更好的抗干擾性能。設(shè)計(jì)師也可能不了解或沒考慮到運(yùn)算放大器電路可以為系統(tǒng)和PCB設(shè)計(jì)降低雜訊所提供的關(guān)鍵優(yōu)勢(shì)。本文回顧EMI的來源，并討論有助于為敏感PCB設(shè)計(jì)減緩近場(chǎng)EMI的運(yùn)算放大器特性。

 

EMI的來源、受擾電路和藕合機(jī)制

EMI是由電氣雜訊的來源引起的干擾，這種雜訊源通常是無意且非期望的。在各種情況下，干擾的雜訊訊號(hào)都是電壓、電流、電磁輻射這三者之一，或雜訊源以這三種形態(tài)的某種組合藕合至受擾電路。

 

EMI并不限于射頻干擾(RFI)?！篙^低」頻率范圍內(nèi)低于射頻的頻段存在強(qiáng)大的EMI源，如開關(guān)穩(wěn)壓器、LED電路以及作業(yè)于幾十到幾百KHz范圍的馬達(dá)驅(qū)動(dòng)器。60Hz線路雜訊則是另一個(gè)例子。雜訊源經(jīng)由四種藕合機(jī)制中的一種或多種，將雜訊傳遞到受擾電路。這四種方式中的三種被認(rèn)為是近場(chǎng)藕合，包括傳導(dǎo)藕合、電場(chǎng)藕合和磁場(chǎng)藕合。第四種機(jī)制是遠(yuǎn)場(chǎng)輻射藕合，其中電磁能量可在多種波長(zhǎng)上輻射。

 

主動(dòng)濾波差動(dòng)模式雜訊

主動(dòng)式運(yùn)算放大器濾波器可以在電路頻寬內(nèi)顯著降低PCB上的EMI和雜訊，但在許多設(shè)計(jì)中并未被充份利用。期望的差動(dòng)模式(DM)訊號(hào)能以頻帶限制，而不需要的DM雜訊則可加以濾除。圖1顯示通過寄生電容(CP)藕合到輸入訊號(hào)中的DM雜訊。組合訊號(hào)和雜訊由一階主動(dòng)低通濾波器接收。差分運(yùn)算放大器電路的低通截止頻率被設(shè)置為僅高于R2和C1所需的訊號(hào)頻寬。

 

較高的頻率以20dB/decade的幅度衰減。如果需要更大的衰減，則可以使用更高階的主動(dòng)式濾波器(例如-40或-60dB/decade)。推薦使用<1%容差的電阻。同樣地，具有極佳溫度系數(shù)(NPO、COG)和5%(或<5%)容差的電容器可獲得最佳的濾波器性能。
 

 

圖1：DM和CM輸入雜訊施加于主動(dòng)式運(yùn)算放大器濾波器

 

降低輸入共模雜訊

在圖1中，共模(CM)雜訊源也在電路輸入端產(chǎn)生雜訊。CM雜訊可被形容為在兩個(gè)運(yùn)算放大器輸入端共有(或相同)的雜訊電壓，而且不是運(yùn)算放大器試圖測(cè)量或調(diào)節(jié)的一部份預(yù)期DM訊號(hào)。CM雜訊能以多種方式發(fā)生。其中一例是在一個(gè)系統(tǒng)中，電路的接地參考電壓與其連接的第二個(gè)電路處于不同的電壓電位?！附拥亍闺妷旱牟町惪梢允呛练?mV)級(jí)或若干伏(V)的程度，而且還可能發(fā)生在許多不同的頻率范圍。電壓的這些差異會(huì)導(dǎo)致意外的壓降，并且可能干擾連接電路的電流流動(dòng)。內(nèi)建許多電路的汽車、飛機(jī)和大型建筑物通常易于受到這種類型的干擾。

 

運(yùn)算放大器的一個(gè)重要優(yōu)勢(shì)在于其差分輸入級(jí)架構(gòu)，以及在配置為差分放大器時(shí)抑制CM雜訊的能力。雖然可為每個(gè)運(yùn)算放大器指定共模抑制比(CMRR)，但電路的總CMRR還必須包括輸入和回饋電阻的影響。電阻變化強(qiáng)烈影響CMRR。因此，具有0.1%、0.01%或更佳容差的匹配電阻，才能實(shí)現(xiàn)應(yīng)用所需的CMRR。雖然使用外部電阻可以實(shí)現(xiàn)良好的性能，但使用具有內(nèi)部微調(diào)電阻的儀器或差分放大器也是另一種選擇。例如INA188是具有內(nèi)部微調(diào)電阻和104dB CMRR的儀表放大器。

 

圖1中，如果雜訊在電路的有效頻寬內(nèi)，則CM雜訊(VCM_noise=VCM1=VCM2)可被運(yùn)算放大器電路的CMRR所抑制。抑制等級(jí)取決于R2/R1選擇的精確匹配電阻。公式1可用于確定CMRRTOTAL，它包括資料手冊(cè)中規(guī)定的電阻容差(RTOL)和運(yùn)算放大器CMRR的影響。例如，如果運(yùn)算放大器資料手冊(cè)指定其CMRR(dB)= 90dB，則(1/CMRRAMP)= 0.00003。在許多電路中，電阻容差將會(huì)成為實(shí)現(xiàn)目標(biāo)CMRRTOTAL的主要限制因素。

 

方程式1是從理想運(yùn)算放大器的CMRR等式中匯出，其中CMRRAMP被假定為非常大(無窮大)。對(duì)于理想的運(yùn)算放大器，(1/CMRRAMP)為零，CMRRTOTAL僅由電阻和AV確定。CMRRTOTAL可用公式2轉(zhuǎn)換為dB。

 

公式(1)：

公式(2)：

 

其中，AV=運(yùn)算放大器的閉路增益，RTOL=R1和R2的容差%(例如0.1%、0.01%、0.001%)，CMRRAMP=資料表規(guī)格中以十進(jìn)位格式表示的CMRR(不是dB)。

 

提高對(duì)RFI和其它高頻EMI的抗干擾度

如前所述，主動(dòng)式濾波和CMRR能可靠地降低元件頻帶限制范圍內(nèi)的電路雜訊，包括高達(dá)MHz范圍的DM和CM EMI。然而，暴露在高于預(yù)期工作頻率范圍的RFI雜訊可能會(huì)導(dǎo)致元件的非線性行為。運(yùn)算放大器在其高阻抗差分輸入級(jí)最易受RFI影響，因?yàn)镈M和CM RFI雜訊可由內(nèi)部二極體(由硅上的p-n結(jié)形成)整流。整流后產(chǎn)生一個(gè)小的直流(DC)電壓或偏移，被放大并可能在輸出端表現(xiàn)為錯(cuò)誤的DC偏移。根據(jù)系統(tǒng)的精確度和靈敏度，這可能會(huì)產(chǎn)生不良的電路性能或行為。

 

所幸使用兩種方法之一可提高運(yùn)算放大器對(duì)RFI的抗干擾能力(或降低敏感度)。第一種也是最好的選擇是使用EMI硬化(EMI-hardened)的運(yùn)算放大器，它包括內(nèi)部輸入濾波器，可以抑制數(shù)十MHz至高達(dá)GHz范圍內(nèi)的雜訊。TI目前提供80多種EMI硬化元件，可透過TI運(yùn)算放大器參數(shù)搜尋引擎尋找「EMI硬化」。

 

第二個(gè)選擇是將外部EMI/RFI濾波器添加到運(yùn)算放大器的輸入。如果設(shè)計(jì)只需要使用不包括內(nèi)部EMI濾波器的元件，這可能是唯一選擇。圖2顯示使用外部DM和CM濾波器的標(biāo)淮差分放大器配置，針對(duì)的是更高的EMI頻率。

 

 

圖2：被動(dòng)式EMI/RFI輸入濾波器提高了高頻抗擾度

 

如果沒有輸入濾波器，電路增益為|R2/R1|。如果添加了被動(dòng)式輸入濾波器，通常需要R3電阻來防范CDM電容降低放大器的相位裕度。DM低通濾波器由R1電阻、CDM和兩個(gè)CCM電容組成。CM低通濾波器使用R1電阻和兩個(gè)CCM電容。

 

DM和CM濾波器(fC_DM和fC_CM)的-3dB截止頻率的等式如下所示。fC_DM設(shè)置為運(yùn)算放大器電路的期望頻寬以上頻率，而且通常先確定CDM。然后再選擇比CDM更小至少十倍的CCM電容，以便使其對(duì)fC_DM的影響降至最低，而且也因?yàn)镃CM電容針對(duì)的是較高頻率。所以，fC_CM將被設(shè)置為高于fC_DM的頻率。請(qǐng)注意，EMI硬化元件可用于取代紅色線框所包圍的元件，簡(jiǎn)化了設(shè)計(jì)。

 

公式(3)：

 

公式(4)：

 

低輸出阻抗降低干擾

運(yùn)算放大器的另一個(gè)重要特性是其極低的輸出阻抗，在大多數(shù)配置中通常為幾歐姆(Ω)或更小。要了解如何有益于降低EMI，必須先考慮EMI如何影響低阻抗和高阻抗電路。

 

圖3顯示兩個(gè)電路；第一個(gè)是類比數(shù)位轉(zhuǎn)換器(ADC)的輸入音訊電路，它包括1VP-P、2kHz正弦波(VS1)、600Ω來源阻抗(RS1)和一個(gè)20kΩ負(fù)載阻抗(RL1)。諸如600Ω的來源阻抗常見于麥克風(fēng)等音訊應(yīng)用，以及常見于音訊ADC的高輸入阻抗(如20 k)。第二電路是驅(qū)動(dòng)3.3V時(shí)脈訊號(hào)(VS2)的100 kHz時(shí)脈源，其串聯(lián)終端電阻為22Ω(RS2)，負(fù)載阻抗為500 kΩ(RL2)。高阻抗負(fù)載表示另一款元件的數(shù)位輸入。

 

在實(shí)際的系統(tǒng)中，100～400kHz范圍內(nèi)的I2C串列匯流排時(shí)脈在音訊ADC和電路中很常見。雖然I2C時(shí)脈通常以突發(fā)(不連續(xù))方式驅(qū)動(dòng)，但該模擬顯示在時(shí)脈驅(qū)動(dòng)時(shí)可能產(chǎn)生的影響。在高密度音訊和資訊娛樂PCB設(shè)計(jì)中，時(shí)脈布線確實(shí)可能出現(xiàn)在接近靈敏的音訊走線附近。只需幾個(gè)pF的寄生PCB電容就可發(fā)生電容藕合，并將時(shí)脈雜訊電流注入到受擾音訊訊號(hào)中。圖3是僅使用1pF寄生電容進(jìn)行的模擬示例。

 

圖3：時(shí)脈雜訊源和音訊受擾電路

 

音訊電路如何降低雜訊？事實(shí)證明，降低受擾電路的阻抗是降低其對(duì)藕合雜訊敏感的一種方法。對(duì)于具有較高來源阻抗(> 50Ω)的電路，可以透過最小化與電路負(fù)載相關(guān)的來源阻抗而降低藕合雜訊。在圖4中，同相配置的OPA350被添加到電路中，以緩沖訊號(hào)并隔離來源阻抗與負(fù)載。相較于600Ω，運(yùn)算放大器的輸出阻抗非常低，這顯著降低了時(shí)脈雜訊。

 

 

圖4：運(yùn)算放大器電路減少來自時(shí)脈源的EMI

 

別忘了去藕的重要性

在電源接腳添加去藕電容，對(duì)于高頻EMI雜訊的濾除以及增強(qiáng)運(yùn)算放大器電路的抗干擾度非常有益。本文中的所有圖示都顯示去藕電容CD是電路的一部份。雖然探究去藕的問題會(huì)馬上就會(huì)變得很復(fù)雜，但有一些適用于任何設(shè)計(jì)的理想「經(jīng)驗(yàn)法則」。特別是選擇具有以下特性的電容：

(a)極佳的溫度系數(shù)，如X7R、NPO或COG；
(b)極低的等效串聯(lián)電感(ESL)；
(c)所需頻譜范圍內(nèi)的最低阻抗；
(d)1～100nF范圍的電容值通常都適用，但上述標(biāo)淮(b)和(c)比電容值(d)更重要。

 

電容的布局與走線連接就像所選擇的電容一樣重要。盡可能地將電容放置在靠近電源接腳處。電容與PCB電源/接地的連接應(yīng)盡可能短，可采用短走線或過孔連接。

 

結(jié)論

運(yùn)算放大器有助于減少PCB上的近場(chǎng)EMI，并強(qiáng)化系統(tǒng)設(shè)計(jì)。以下是任何設(shè)計(jì)都必須考慮的一些要點(diǎn)：

  ?　使用精心選擇的主動(dòng)式濾波器配置，降低電纜/電路的輸入DM雜訊(圖1)；

  ?　選擇具有高CMRR的運(yùn)算放大器并使用精密匹配電阻，減少電纜/電路的輸入CM雜訊(圖1、等式1、2)；

  ?　選擇EMI硬化元件或使用外部被動(dòng)式EMI/RFI濾波器，進(jìn)一步增強(qiáng)對(duì)于高頻EMI或RFI(DM/CM雜訊)的抗干擾度(圖2)；

  ?　當(dāng)驅(qū)動(dòng)訊號(hào)至PCB上的其它電路時(shí)，使用運(yùn)算放大器輸出的低阻抗，降低藕合雜訊；

  ?　最后，為運(yùn)算放大器和其它所有電路使用適當(dāng)?shù)娜ヅ翰呗?，從而降低電源雜訊。